联电（UMC）称，在使用 USB 2.0 测试载具并成功通过硅验证之后，证明了联电 22 纳米工艺的稳健性，正式宣布更先进的 22 纳米制程技术就绪。
联电表示，相较于一般的 USB 2.0 PHY IP，使用联电制程的测试载具所使用面积是全球最小，已展现联电技术的成熟，且新的芯片设计若要采用 22 纳米制程，并无需更改现有的 28 纳米设计架构，客户将可放心地的直接从 28 纳米制程转移到 22 纳米。
联电的 22nm 制程与原本的 28nm 高介电系数 / 金属栅极制程缩减 10％的晶粒面积、拥有更佳的功率效能比，以及强化射频性能等特点。另外也提供了与 28nm 制程技术相容的设计规则和相同的光罩数的 22nm 超低功耗 （22uLP）版本，以及 22nm 超低泄漏 （22uLL）版本。此 22uLP 和 22uLL 所形成的超级组合，可支援 1.0V 至 0.6V 的电压，协助客户在系统单芯片（SoC）设计中同时享有两种技术的优势。
联电已与 ASIC 设计服务商智原在 22 纳米制程平台上合作推出基础元件 IP 支援，为市场上各种半导体应用，包括消费性电子的机上盒、数位电视、监视器、电源或漏电敏感的物联网芯片（附带蓝牙或 WiFi）和需要较长电池寿命可穿戴式产品的理想选择。
目前应用 22ULP/ULL 制程的基础元件 IP 已具备进阶的绕线架构，多样的 IO 元件库包括通用 IO、多重电压 IO、RTC IO、OSC IO 和类比 ESD IO，且存储器编译器还具有双电源轨功能、多重省电模式、和读写辅助功能等特色。
联电知识产权开发与设计支持部总监陈永辉表示：“由于联电致力于提供世界领先的代工专业技术，公司继续推出新的专业工艺产品，以服务于快速增长的 5G，物联网和无线市场。汽车 IC。我们很高兴能为代工客户提供 22nm 工艺，因为我们已竭尽全力确保该技术的竞争性能，面积和易于设计。”
